MULTI-PROCESSOR

Publication number: JP62163164

Publication date:

1987-07-18

Inventor:

NAKAGAWA YUTAKA; SUGA RYOICHI; WATANABE

YOSHIMI

Applicant:

SONY CORP

Classification:

- international:

G06F15/16; G06F15/177; G06T1/00; G09G1/00;

G09G5/12; H04N5/68; G06F15/16; G06T1/00;

G09G1/00; G09G5/12; H04N5/68; (IPC1-7): G06F15/16;

G06F15/62; G09G1/00; H04N5/68


- European:

Application number: JP19860004763 19860113 Priority number(s): JP19860004763 19860113

Report a data error here

Abstract of JP62163164

PURPOSE: To simplify a circuit constitution by inserting an identification number into the prescribed part of a data sequence from an information generating means, receiving the identification number through the terminal equipment of the front stage among those plural terminal equipments for initialization and producing a new identification number to transfer it to the terminal equipment of the next stage. CONSTITUTION: The decoders 3A-3I serving as terminal equipments are connected in series to a controller 1 serving as an information generating means, i.e., a center. Then an ID number is put into the prescribed area of the data sequence sent from the controller 1. The decoder 3A of the 1st stage receives the ID number from the controller 1 and is initialized. At the same time, the decoder 3A increases the received ID number to produce a new ID number and transfers it to the decoder 3B. Thus the decoder 3B receives the new ID number and is initialized and at the same time increases the received ID number to produce a new ID number and transfers it to the decoder 3C. Thereafter the same operations are repeated with decoders 3C-3I respectively.



Data supplied from the **esp@cenet** database - Worldwide

⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公開特許公報(A) 昭62-163164

®Int.Cl.4 識別記号 庁内整理番号 ③公開 昭和62年(1987)7月18日 G 06 F 15/16 M-2116-5B 15/62 6615-5B G 09 G 1/00 7923-5C H 04 N 5/68 C-7245-5C 審査請求 未請求 発明の数 1 (全13頁)

②特 願 昭61-4763

20出 願 昭61(1986)1月13日

79発 明 者 中 Ш 裕 東京都品川区北品川6丁目7番35号 ソニー株式会社内 @発 明 者 賀 須 良 東京都品川区北品川6丁目7番35号 ソニー株式会社内 @発 明 者 渡 東京都品川区北品川6丁目7番35号 ソニー株式会社内 辺 好 美 勿出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号 個代 理 弁理士 伊藤 外1名

明 和 智

発明の名称 マルチプロセッサ

特許請求の範囲

内部または外部からのデータに基づいて情報を 発生する情報発生手段と、

該情報発生手段に対して直列の関係に配された 中央処理装置を有する複数個の端末器とを備え、

上記情報発生手段からのデータシーケンスの所 定部に織別番号を挿入し、

上記複数個の端末器のうち前段の端末器は供給された識別番号を受信して初期設定されると共に次段の端末器に対して新たな識別番号を形成して転送するようにしたことを特徴とするマルチプロセッサ。

発明の詳細な説明

以下の順序で本発明を説明する。

- A 産業上の利用分野
- B 発明の概要
- C 従来の技術
- D 発明が解決しようとする問題点

- B 問題点を解決するための手段(第1関)
- F 作用
- G 実施例

G 1 回路構成 (第 1 図~第 3 図)
G 2 両面の拡大縮小表示 (第 4 図、第 5 図)
G 3 拡大データ変換 (第 6 図、第 7 図)
G 4 ベゼル補正 (第 8 図、第 9 図)
G 5 I D番号の割付け (第 10図、第 11図)

G 6 外部同期 (第12図、第13図)

G·フローコントロール (第14図、第15図)

H 発明の効果

A 産業上の利用分野

この発明は、センタに対して複数個の端末器を 接続し、センタより各端末器を制御する場合等に 用いて好適なマルチプロセッサに関する。

B 発明の概要

この発明は、情報発生手段に複数個の端末器を 直列接続し、情報発生手段からのデータシーケン スの所定部に織別番号を揮入し、複数個の端末器のうち最初の端末器は情報発生手段からの機別器等を受信すると初期設定されると共に次設の端末器は新たな織別番号を受信すると初期設定を形成して転送と初期でであると共に更に次設の端末器に対して転送し、以下散後の端末器に、以下を順様の動作を順次繰り返すことにで直列接続のは、実質的複の端末器に織別番号を割付けて初期設定を行いる。

C 従来の技術

或る情報を発生するセンタに対して複数個の端 末器を接続し、センタより各端末器を制御する場 合かある。その際にセンタと複数個の端末器との 関係は一般に並列関係にある(特願昭60-23834号)。

D 発明が解決しようとする問題点 ところがセンタに対して複数個の端末器が並列

3

対して新たな識別番号を形成して転送するように 構成している。

F 作用

センタである情報発生手段としてのコントロー ラ(I)に複数個の端末器としてのデコーダ (3A) ~ (31) を直列接続する。そしてコントローラ(1)か らのデータシーケンスの所定部に識別(ID)番 号を挿入する。初段のデコーダ (3A) はコントロ - ラ(1)からの織別番号を受信して初期設定される と共にその織別番号をインクリメントして新たな 織別番号を形成し、デコーダ (3B) に転送する。 デコーダ (3B) は新たな識別番号を受信して初期 設定されると共にその識別番号をインクリメント して更に新たな識別番号を形成し、デコーダ (3C) に転送する。以下デコーダ (3C) ~ (3I) に付い ても同様の動作が繰り返される。これにより、実 質的に1本の伝送ラインを用いるだけで直列接続 の複数個のデコーダに識別番号を割付けて初期設 定を行うことができる。

関係に接続されていると、各端末器毎に送信ポートが必要であると共に伝送ラインも多数必要となり、構成が複雑になると共にコスト的にも高価になる等の欠点があった。

この発明は斯る点に鑑みてなされたもので、センタに対して複数個の端末器を直列関係に接続すると共にこれ等の端末器に対して識別番号を順次割付けることができるマルチプロセッサを提供するものである。

B 問題点を解決するための手段

この発明によるマルチプロセッサは、内部または外部からのデータに基づいて情報を発生する情報発生手段(1)と、この情報発生手段(1)に対して直列の関係に配された中央処理装置 (20)を有する複数個の端末器 (3A)~(3I)とを備え、情報発生手段(1)からのデータシーケンスの所定部に識別(ID)番号を挿入し、複数個の端末器(3A)~(3I)のうち前段の端末器は供給された識別番号を受信して初期設定されると共に次段の端末器に

4

G 実施例

以下、この発明の一実施例を第1図~第15図に基づいて詳しく説明する。

G:圓路構成

第1図は本実施例の全体の構成を示すもので、 同図において、(1)は内部または外部からのデータ に基づいて情報を発生する情報発生手段としての コントローラであって、キーボード(2)や図示せず もプリンタ等が接続されている。コントローラ(1) は通信(COMMUNICATION,以下COMと云う)ボート及び補助(AUXILIARY,以下、AUXと云う)ボートを有し、COMボートに内/外部からのデータベースを受けて信号処理を行った後AUXボートより送信する。

コントローラ(L)に対して互いに直列の関係に複数個例えば9個のデコーダ (3A) ~ (3I) が設けられ、各デコーダ (3A) ~ (3I) はCOMボート、AUXボートを有する。デコーダ (3A) のCOMボートはコントローラ(L)のAUXボートと相互接

統され、デコーダ (3A) の A U X ボートはデコーグ (3B) の C O M ボートと相互接続され、デコーダ (3B) の A U X ボートはデコーダ (3C) の C O M ボートと相互接続され、デコーダ (3C) の A U X ボートはデコーダ (3D) の C O M ボートと相互接続され、デコーグ (3D) の C O M ボートと相互接続され、以下同様に相互接続され、実質的にコントローラ (1) から最後のデコーダ (3I) まで直列関係に接続され、各 C O M ボート及び A U X ボート間で双方向伝送できるようになされている。

また、デコーダ (3A) ~ (3I) に対応して表示器 (4A) ~ (4I) が設けられ、これ等の表示器 (4A) ~ (4I) には夫々デコーダ (3A) ~ (3I) の出力が供給される。つまり、こゝではm×nの 画面構成を一例として 3 × 3 (9個) の表示器 (4A) ~ (4I) を用いて形成する場合である。

コントローラ(I)としては例えば第2図に示すような構成のものが考えられる。すなわち同図において、(10) は中央処理装置(以下、CPUと云う)であって、このCPU(10) に対して、システムROM(11)、ワークRAM(12)、ビデオ

I / O インタフェース (15) 及びフロッピディス クインタフェース (16) が設けられる。 I / O イ ンタフェース (15) には上述の C O M ポート及び A U X ポートが設けられ、またこの I / O インタ フェース (15) からは後述される如く各デコーダ の間期をとるための間期制御信号が発生するよう になされている。 表示用のビデオ R A M (13) 及びカラーパレッ

RAM (13) 、カラーパレットメモリ (14) 、

表示用のビデオRAM (13) 及びカラーパレットメモリ (14) の出力側に D / A 変換回路 (17) が設けられる。また、 C P U (10) に対して C R T コントローラ (30) が設けられ、この C R T コントローラ (30) は C P U (10) からの描画コマンドに応じて D / A 変換回路 (17) に 描画指示を与える。そして D / A 変換回路 (17) で D / A 変換 された信号がビデオ信号処理回路 (18) で信号処理されて R , G , B の色信号が形成され、これが表示器 (19) に供給される。なおビデオ R A M (13) のアドレス位置と表示器 (19) のスクリーン上の画業の位置とは 1 対 1 対応とされている。

7

デコーダ (3A) ~ (3I) としては第3 関に示すような構成のものが考えられる。すなわち同図において、 (20) はCPUであって、このCPU (20) に対してシステムROM (21) 、ワークRAM (22) 、ビデオRAM (23) 、カラーパレットメモリ (24) 及び I / Oインターフェース (25) が設けられる。 J / Oインターフェース (25) には上述のCOMポート及びAUXポートが設けられ、またこの I / Oインターフェース (25) には上述の同期制御信号が供給されるようになされている。

表示用のビデオRAM (23) 及びカラーパレットメモリ (24) の出力側にD/A変換回路 (26) が設けられる。また、CPU (20) に対してCRTコントローラ (40) はCPU (20) からの揣薦コマンドに応じてD/A変換回路 (26) に描画指示を与える。そしてD/A変換回路 (26) でD/A変換された信号が図示せずもビデオ信号処理回路で信号処理されてR、G、Bの色信号となり対応する

8

表示器 (4A) ~ (4I) の一つに供給される。つまり、デコーダの構成はフロッピディスクインターフェースと表示部がない以外はコントローラ(I)と同一構成でよく、勿論 I / O インターフェース (25) に対してキーボードやプリンタ等を配するようにしてもよい。

G 2 両面の拡大縮小表示

次に画面の拡大縮小表示に付き、第4関及び第5関を参照して説明する。先ずステップ(イ)でプログラムを開始し、CPU(10)によりフロッピディスクインターフェース(16)を介してディスク(図示せず)にビット列で書き込まれている、域の活画コマンドを読み出してワークRAM(12)に展開し、ステップ(ロ)で描画コマンドのオペランドを解析して、第5関Aに示すよいに、カンドを解析し、第5関Aに示すよいに、カンドを解析と、第5関Aに示すよいに、カートの値を求める。次にステップ(ハ)で求めた座標P(x, y)をα倍、スープ(四し、αは拡大縮小率でα≥0である)し、X

 $= \alpha \times$, Y = α y より拡大縮小された結果の座標 P ' (X, Y) を求める。

ステップ (二) で求めた X の値が 0 ≤ X ≤ 1 で あるか否かを判断し、0≤X≤1でなければ描画 できないので、ステップ(ト)に進んで終了する。 0 ≤ X ≤ 1 であればステップ (ホ) に進み、こゝ で求めたYの値が0≤Y≤1であるか否かを判断 し、0≤Y≤1でなければ描画できないので、ス テップ (ト) に進んで終了する。 0 ≤ Y ≤ 1 であ ればステップ(へ)に進み、斯る座標情報をビデ オRAM (13) の所定位置のアドレスに書き込む。 このときビデオRAM (13) の所定位置のアドレ ス V-RAMaddは第 5 図 B に示すように V-RAMadd= αy X max + αx で決定される。つまり、第5 図 B はビデオRAM (13) と1対1対応の表示器 (19) の表示面を表しており、 X max は例えば 256個の画業を表わし、Y wax は 200個の画業を 表わしている。そして、第5図Bで (αx, αν) で表わされる Р′ 点が拡大縮小された座標の描画 される位置である。

1 1

及び (4B) により中画版を表示し、その他は単一 画面とする中画面と単一画面の組み合わせや、一 面大画面表示後に単一画面を入れ込むことも可能 である。

また、表示器 (4A) ~ (4I) で一而大画面を表示中に、コントローラ(1)の表示器 (19) で単一画面をモニタすることも可能である。

G a 拡大データ変換

次に、各デコーダに対応して原データを拡大表示データに変換する場合を第6図及び第7図を参照して説明する。先ずステップ(イ)でプログラムを開始し、フロッピディスクインターフェース(16)を介してディスクにピット列で書き込まれている或る描画コマンドを読み出してワークRAM(12)に展開し、ステップ(ロ)で描画コマンドのオベランドを解析して論理的X-Y座標を計算し、P(x,y)の値を求める。

次にステップ(ハ)で P′ (nx-i, my-j) により拡大された X - Y 座標を求める。たゞし n (横)

このようにしてビデオRAM (13) に書き込まれた拡大縮小座標情報はCRTコントローラ (30) の制御のもとに読み出され、カラーパレットメモリ (14) からの色の強さを表わす情報を付加されてD/A変換回路 (17) でD/A変換されてビデオ信号処理回路 (18) に供給され、こゝでR, G, Bの色信号が形成され表示器 (19) に表示される。

また、ビデオRAM(13)より読み出された拡大縮小情報は各デコーダに対応したID(織別) 番号を付加されて、I/Oインターフェース(15)のAUXボートよりデコーダ(3A)~(31)には自己のID番号の付加された情報を取り込んでデコードし、対応する表示器(4A)~(41)に表示される。これにより全てのデコーダ(3A)~(31)に与えられた情報が拡大情報であれば、表示器(4A)~(41)の全てを用いて一面大画面が得られ、縮小情報であれば表示器(4A)~(41)に失々同じ単一画面が得られる。勿論その他の表示の仕方も自由であり、例えば表示器(4A),(4B),(4B)

1 2

× m (縦) 画面構成の (i, j) デコーダ用のデータである。こゝでi, jはi=0~n-1, j=0~m-1である。そして、ステップ (二) で P' (nx-i, my-j) を用いて描画コマンドをエンコードする。つまり拡大された X - Y 座標を普通の描画コマンドに関す。これによりデコーダ側では拡大を意識せず普通にデコードすれば結果として拡大表示が得られる。

ステップ (ホ) で全ての (i, j) について計算したか、つまり全てのデコーダに対して拡大表示データの変換が行われたかを判断し、計算してなければステップ (へ) に進んでi, jの値を変えて、上述同様の動作を繰り返す。そして全ての (i, j) について計算がなされた時点でステップ (ト) に進みプログラムを終了する。

因みに、n=3, m=3として3倍の拡大表示のデータ変換を第7図を用いて説明する。第7図において①~②はデコーダ(3A)~(31)に対応し、(i, j)のiを0, 1, 2、jを0, 1, 2となし、②のデコーダは(0, 0)、①のデコ

ーグは(1、0)、②のデコーダは(2、0)、 ③のデコーダは(0、1)、④のデコーダは(1、 1)、⑤のデコーダは(2、1)、⑥のデコーダは(0、2)、⑦のデコーダは(1、2)、⑧のデコーダは(1、2)、⑧のデコーダは(1、2)、⑧のデコーダは(2、2)で表される。そして、P′ (nx-i, my-j)を用いると、原データの座標 P (x、y)は各デコーダに対して、次のように変 換される。

従って、 (x1, y1) から (x2, y2) に向 かって線を引く描画コマンドは、

⑩のデコーダに対して (3x1 , 3y1) から (3x2 ,

1 5

ても隣接する表示器の枠の所で段差が生じ、表示される画面が不自然なものとなる。そこでこれを解消する方法を次に第8例及び第9図を参照して説明する。先ず、ステップ(イ)でプログラムを開始し、フロッピディスクインターフェース(16)を介してディスクにピット列で書き込まれている或る座標を読み出してワークRAM(12)に展開し、ステップ(ロ)で描画コマンドのオペランドを解析して論理的X-Y座標を計算し、P(x, y)の値を求める。

次にステップ (ハ) で P' ($\frac{nx-i}{\alpha}$, $\frac{my-j}{\alpha}$) により拡大された X-Y 座標を求める。こゝで α は表示率で $0 \le \alpha \le 1$ の関係にある。たゞしこの X-Y 座標は $n \times m$ 画面構成の (i, j) デコー ダ用のデータである。そして、ステップ (ニ) でステップ (ハ) で求めた座標を $\frac{1-\alpha}{2}$ だけ原点方向

にシフトした座標 P " ($\frac{nx-i}{\alpha} - \frac{1-\alpha}{2}$, $\frac{my-j}{\alpha}$ -

3y2) に向かう線

①のデコーダに対して (3x-1, 3y) から (3x2 -1, 3y2) に向かう線

:

®のデコーダに対して(3x1 -2, 3y1 -2) から(3x2 -2, 3y2 -2) に向かう線に対応する。

こゝでJD番号と(i, j)のデコーダとの関係はJD=jn+iで表される。例えば(0, 0)のデコーダは 0 (⑩のデコーダ)、 (1, 0)のデコーダは1 (⑪のデコーダ)・・・(2, 2)のデコーダは8 (⑱のデコーダ)の如くなる。

C4.ベゼル補正

さて、1つの画面を複数個の表示器により表示する場合には表示器の枠(ベゼル)が問題となり、 望ましくはこの枠があっても恰も枠がないように 複数個の表示器で画面を表示したい。つまり、複 数個の表示器で1つの画面を表示する場合どうし

16

 $\frac{1-\alpha}{2}$) を求める。

次にステップ (ホ) で全ての (i, j) について計算したか、つまり全てのデコーダに対して上述の座標が求められたかを判断し、計算してなければステップ (へ) に進んで i, jの値を変えて、上述同様の動作を繰り返す。そして、全ての (i, j) について計算がなされた時点でステップ (ト)に進みプログラムを終了する。

第8図の動作に関連してデコーダ側の或る表示 関の表示状態を第9 図を用いて説明する。 第9 図において、 a は表示器で表示できる物理的表示と b はボーダとべぜル部分を含む表示器の枠で で、 第9 図では枠同士が隣接した 2 つの表示器を示している。 第8 図のステップ (ロはデコーダ側の或る表示器の表示領域 a 内に描画された マダ側の或るを表している。 第8 図のステップ (ハ)で拡大された X - Y 座標を求めると、これは図示

せずも第9図Aに破線 d で示す拡大された仮想的な表示枠内に表示される。そして、この拡大された仮想的た板想的な表示枠を第9図Bに示すように原点方向に 1-α だけシフトする。そのときの座標が第8図のステップ (ニ) で求める座標である。すると、図のステップ (ニ) で求める座標である。すると、際の枠 b に略々一致するようになる。 このときの枠 b に略々一致するようになる。 図Bではといいた位置に表示される。 いまり、関係の枠 b 内の直線 c と右側の表示領域 b 内の直線 c と右側の表示器の枠で段差が生じることがない。

GsID番号の割付け

次に各デコーダに I D 番号を割付ける手順を第10図及び第11図を参照して説明する。先ず、ステップ (イ) でプログラム開始し、ステップ (ロ) でデコーダ (3A) はコントローラ(1)より第10図に示すような I D 割り付けのデータシーケンスが送

1 9

G。外部同期

次に各デコーダに外部同期をかける場合、つま りコントローラ(I)からの同期制御信号によりデコ - ダ (3A) ~ (3I) を一斉に駆動させる場合を第 12図及び第13図を参照して説明する。第12図はコ ントローラ(1)の動作で、第13図はデコーダ (3A) ~ (3I) の動作である。先ず、ステップ (イ) で プログラム開始し、ステップ(ロ)でコントロー ラ(1)は1/0インターフェース(15)から出力さ れる間期制御信号を一方のレベル例えばローレベ ルとする。次にステップ (ハ) でコントローラ(1) はデコーダ (3A) ~ (3I) に対して全てのデータ を送る。ステップ (ニ) でコントローラ(1)は全て のデータ送信完了後にI/Oインターフェース (15) から出力される間期制御信号を他方のレベ ル例えばハイレベルにする。ステップ (ホ) でプ ログラムを終了する。

一方、デコーダ (3A) ~ (3I) は各々ステップ (イ) でプログラム開始し、ステップ (ロ) で COMポートよりデータを受信する。ステップ られているかをチェックする。ステップ (ハ) でデコーダ (3A) はコントローラ(L)より送出されてくる情報が! D 割り付けデータシーケンスか合かを判断し、そうでなければステップ (へ) に進んでプログラムを終了し、そうであれば当該データシーケンスに含まれる! D 番号を自己の! D 番号として記憶保存する。そして初期設定される。

次にデコーダ (3A) はステップ (ホ) で自己の ID番号を I つインクリメントとして次股のデコ ーダ (3B) の ID番号として A U X ボートに出力 し、ステップ (へ) にてプログラムを終了する。

同様にデコーダ (38) はデコーダ (3A) より供給された I D 番号を自己の I D 番号として記憶保存し、初期設定される。そしてデコーダ (3B) は自己の I D 番号を 1 つインクリメントとして次股のデコーダ (3C) の I D 番号として A U X ボートに出力する。以下 (3D) ~ (3I) に付いても同様の動作が順次行われ、全てのデコーダ (3A) ~ (3I) に対する I D 番号の削り付けが終了する。

(ハ)で受信データをAUXポートに出力する。ステップ (ニ)でコントローラ(1)の「/Oインターフェース (15) より各デコーダの I / Oインターフェース (25) に供給されている同期制御信号がハイレベルか否かを判断し、ハイレベルでなければすなわちローレベルであればステップ (ロ)へ戻り、ハイレベルであればステップ (ホ)に進んでデータをデコード開始する。ステップ (へ)で、データ終了か否かを判断し、データ終了でなければステップ (ニ)へ戻り、データ終了であればステップ (ト)に進んでプログラムを終了する。

2 0

つまり、デコーダ (3A) ~ (3I) はコントローラ(1)からの同期制御信号がローレベルの間はデータを取り込むだけでデコードは行われず、問期制御信号がハイレベルになると一斉にデコード開始する。

Cィフローコントロール

次に直列接続されたデコーダのデータのオーバ フローが検出されたら、前段のデコーダに対して

データ出力の停止を命令するフローコントロール の手順を第14図及び第15図を参照して説明する。 先ず、第14図においてコントローラ(I)はCOMボ ート及びAUXボートに対してワークRAM (12) トに夫々送信バッファTC及び受信バッファTR と送信パッファTA及び受信パッファRAを有し ており、こゝではAUXポート側の送信バッファ TA及び受信バッファRAのみを示している。ま た、各デコーダもCOMポート及びAUXポート に対してワークRAM (12) 上に夫々送信バッフ ァTC及び受信バッファRCと送信バッファTA 及び受信バッファRAを有している。そして、コ ントローラ(1)のAUXポートの送信バッファTA のデータはデコーダ (3A) のCOMポートの受信 バッファRCに伝送され、デコーダ (3A) のCOM ポートの送信バッファTCのデータはコントロー ラ(I)のAUXポートの受信バッファRAに伝送さ れる。つまり双方向伝送とされている。また、デ コーダ (3A) のAUXボートの送信バッファTA のデータはデコーダ (3B) のCOMポートの受信

バッファ R C に 伝送され、デコーダ (3B) の C O M ボートの送信 バッファ T C のデータ はデコーダ (3A) の A U X ボートの受信 バッファ R A に 伝送 される。 つまり、 この場合も 双方向 伝送とされている。 その他のデコーダ 間でも 同様 に 双方向 伝送 できるようになされている。

このような構成において、いま、一例としてデコーダ (3A) ~ (3C) の間の動作を第15図に従って説明する。ステップ (イ) でプログラムが開始してステップ (ロ) でデコーダ (3B) のCOMボートの受信バッファRCがフルになったか否か、すなわち受信バッファRCがオーバフローとなったか否かが判断され、フルになるとステップ (3B) のCOMボートの送信 バッファ でデコーダ (3B) のCOMボートの送信 バッファ TCに送信停止信号 X off を出力する。この送信停止信号 X off を出力する。この送信停止信号 X off は前段のデコーダ (3A) のAUXボートの受信バッファRAで受信され、デコーダ (3A) はデコーダ (3B) へのデータの転送を停止する。ステップ (ロ) でフルになってなければステップ (二) に進む。

2 3

ステップ (ニ) でデコーダ (3B) の A U X ボートの受信パッファ R A がフルになったか否か判断され、フルになるとステップ (ホ) でデコーダ (3B) の A U X ボートの送信パッファ T A に送信停止信号 X off は後段のデコーダ (3C) の C O M ボートの 受信バッファ R C で受信され、デコーダ (3C) は デコーダ (3B) へのデータの転送を停止する。ステップ (ニ) でフルになってなければステップ (へ) に進む。

ステップ(へ)でデコーダ(3B)のCOMボートの送信パッファTCに送信停止信号 X off を出力した状態か否かを判断し、出力した状態であればステップ(ト)に進む。ステップ(ト)でデコーダ(3B)のCOMボートの受信パッファRCに空きがあるか否かを判断し、空きがあればステップ(りでデコーダ(3B)のCOMボートの送信バッファTCに送信再関信号 X onを出力する。この送信再関信号 X onは前段のデコーダ(3A)のAUXボートの受信パッファRAで受信され、デコーダ

2 4

(3A) はデコーダ (3B) へのデータの転送を再開する。ステップ (へ) で送信停止信号 X off が出力されずまたステップ (ト) で受信バッファ R C に空きがなければステップ (リ) に進む。

ステップ (リ) でデコーダ (3B) の A U X ポー トの送信バッファTAに送信停止信号Xoffを出 力した状態か否かを判断し、出力した状態であれ ばステップ (ヌ) に進む。ステップ (ヌ) でデコ ーダ (3B) のAUXポートの受信バッファRAに 空きがあるか否かを判断し、空きがあればステッ プ (ル) でデコーダ (3B) のAUXポートの送信 バッファTAに送信再開信号Xonを出力する。こ の送信再開信号 X onは後段のデコーダ (3C) の COMポートの受信バッファRCで受信され、デ コーダ (3C) はデコーダ (3B) へのデータの転送 を再開する。そしてステップ (ヲ) でプログラム を終了する。また、ステップ (リ) で送信停止信 号 X off が出力されずまたステップ (ヌ) で受傷 バッファRAに空きがなければステップ (ヲ) に 進んでプログラムを終了する。

コントローラ(I)とデコーダ (3A) 及び各デコー ダ間でも同様の動作が可能である。

H 発明の効果

上述の如くこの発明によれば、情報発生手段からのデータシーケンスの所定部に識別番号を排入し、複数個の端末器のうち前段の端末器は供給された識別番号を受信して初期設定されると共に次設の端末器に対してので、実質的に1本の伝送ラインを用いるだけで直列接続の個の端末器に対して初期設定を行うことができ、個路構成が簡略化される。また、情報発生手段ではは路端末器に対してのみ送信ボートを設ければよいので、それだけ情報発生手段の同路構成が簡略化される。

図面の簡単な説明

第1 図はこの発明の一実施例を示す構成図、第 2 図は第1 図で使用されるコントローラの一例を 示す構成図、第3図は第1図で使用されるデコーダの一例を示す構成図、第4図及び第5図は大々しての一例を示す構成図、第4図及び第5図は大々に大きに、第6図及び第7図は大々に大きに、第8図及び第9図は大々により、第8図及び第9図は大々にも、第10図及び第11図は大々1D番号の割付けの説明に供するためのフローチャート及び線図、第12図及び第13図は大々外部同期の説明に供するためのフローチャート、第14図及び第15図は大々フローコントロールの説明に供するための構成図及びフローチャートである。

(1)はコントローラ、(2)はキーボード、(3A) ~ (31) はデコーダ、(4A) ~ (41) は表示器である。

代理人 伊藤 貞

同 松限秀盛

2 7

28

